RHIC-PHENIX Experiment

東京大学は、PHENIX測定器の中でもRICH検出器の建設と運用を行ってきました。中でも、特に開発に力を入れたのが、5120本のPMTを高速で読み出すフロントエンドシステムの構築です。

RHICのビームクロックは9.4MHzであり、107nsecごとにバンチが交差する。従って、この107nsecごとに測定された電荷情報を電圧情報に変換し、さらにデジタルに変換し2次収集系に送らねばならない。10bitのADCを仮定すると単純計算で、60GB/sもの大量のデータとなるので、このままではデジタル変換や２次収集系転送に非常に時間がかかりデータの処理が難しくなる。さらに、RICHの読み出しシステムが配置できるスペースにも限りがあるため、読み出しシステムは8ラック程度で構成しなくてはならない。つまり、1ラックで最大でも7-8GB/sのバンド幅であり、もはや汎用的なシステム(例、VME)は使えない。

もちろん、全てのバンチ交差で衝突が起こるとは限らない。したがって、PHENIXの測定器は、様々な情報を用いて物理衝突が発生したかを瞬時に判断するためのシステム(Global Level 1)がある。そのGL1からの信号をもとに、物理現象が発生したイベントのみをデジタル変換することで、データ量を削減する。しかし、GL1の物理事象の判定には、40ビームクロックが必要となるため、読み出しシステムは、各測定器が瞬時に判断用信号を生成してからGL1が判断している間、電荷情報を記憶しておくことのできる機能も要求される。

下の図の赤いモジュールが、RICHの1ラック分の読み出しシステムである。これで640本の信号を扱う。このシステムはController module x1, AMU/ADC module x10, LVL1 trigger module x2, readout module x2から構成される。Controller moduleは、光リンク(G-Link)を通じて、GL1->MTMからシステム制御信号やビームクロックを受け取り 、他のモジュールを制御する。RICHからの信号はAMU/ADC moduleに入力される。入力された信号は、INT-R ASICチップによって、電荷とタイミング情報に変換され、チップ内のアナログメモリーに記憶されていく。並行して、INT-Rチップは、電流情報をLVL1ボードの専用線に出力する。この専用信号線は、５枚のAMU/ADC moduleの出力の電流和を取れるように設計されている。LVL1ボードで受け取られた電流和はすぐにFADCで電圧情報に変換され、閾値を超えたか超えないかの情報をGL1に転送する。GL1からのトリガーをController moduleが受け取り、それをAMU/ADC moduleに転送する。AMU/ADC moduleは対応するAMUセルからのアナログデータを抜き出し、それをINT-Rチップ内のウィルキンソンADCでデジタル信号に変換され、readout moduleに転送される。

東大グループは、毎年、全てのPMTの動作確認や読み出しシステムのチェックを行い、実験期間中の運用に責務を追ってきた。

下図の右は、RICHのリング像である(多くのイベントを積算したもの)。ペデスタル、1光電子位置の校正、RICHの鏡のアライメントなど、様々なデータ校正を経て、物理解析に利用できるようになる。